IT之家 10 月 5 日信息，半导体研究机构 Kurnal Insights 在当地时间 9 月 30 日公开了华为麒麟 9050 Pro 处理器的裸片显微图像，首次从物理层面揭示了该芯片的内部设计。
图像显示，麒麟 9050 Pro 由两块尺寸完全一致的裸片垂直堆叠组成，尺寸为 11.13 × 10.84 mm，每片裸片面积约为 120.65mm²，这个数值甚至比前代麒麟 9030S 的 122mm² 还要略小一些。
这两块裸片各司其职：其中一块负责主要计算逻辑，另一块专用于 SRAM 和缓存，两者通过高密度垂直互连技术相连。这种结构标志着华为“韬定律”中“逻辑折叠”技术的首次实现商业化。
该技术将芯片的传统平面布局转变为垂直堆叠，以极短的垂直互连取代了长距离的水平走线。华为公司董事兼半导体业务部总裁何庭波在中国科学院科技论文预发布平台 ChinaXiv 发表的署名论文中提出，用“时间（τ）缩微”替代“几何缩微”作为半导体发展的新指导原则，通过逻辑折叠等创新手段持续压缩信号传播延迟。
@Taog_1575 根据极客湾资料及裸片显微照分析指出，其逻辑裸片采用中芯国际 N+3 工艺，而 SRAM 裸片则使用 N+2 工艺。由于单颗裸片面积缩小，单颗裸片的良率预计高于麒麟 9030 Pro，但该芯片仅用于 Mate 90 Pro Max 及以上版本，整体封装良率可能依然不高。
在晶体管密度方面，何庭波此前在论文中表示，麒麟 9050 Pro（当时代号为麒麟 2026）的等效晶体管密度从麒麟 9030 Pro 的每平方毫米约 1.55 亿个提升至约 2.38 亿个，增幅约为 55%。何庭波指出，“这一增幅相当于我们此前三年依靠几何尺寸缩小所取得的成果总和。”
按常理，功耗密度应随密度提升而同步增加，但何庭波论文给出的结果却相反——在性能对齐的条件下，麒麟 9050 Pro 在真实负载基准测试中实现了 NPU 功耗降低 66%、GPU 功耗降低 58%、CPU 性能核功耗降低 41%。
市场研究机构伯恩斯坦将这一进展称为“被低估的突破”，并指出良率与散热仍是 3D 堆叠技术在大规模量产中需要持续解决的工程挑战。伯恩斯坦报告指出，麒麟 9050 Pro 芯片将移动芯片与苹果的技术差距缩小至约三年，而上一代差距约为四年。
在 10 月 1 日的 Mate 90 系列发布会上，余承东正式公布了该系列的芯片配置：标准版搭载麒麟 9030，Mate 90 Pro 搭载麒麟 9035，Mate 90 Pro Max 典藏版与 Mate 90 RS 非凡大师搭载麒麟 9050 Pro。详细内容可见IT之家此前报道。
据华为发布会上公布的数据，Mate 90 Pro Max 整机性能较上代提升 31%，Mate 90 Pro 提升 20%，Mate 90 标准版提升 27%。麒麟 9050 Pro 集成了灵犀 CPU、马良 GPU 和达芬奇架构 NPU，其中马良 GPU 计算单元与缓存翻倍，NPU 支持在端侧部署 30B 参数的混合专家架构大模型。
值得注意的是，麒麟 9050 Pro 早在 9 月 7 日已随 Mate XT 2 三折叠手机首次亮相，这是华为时隔六年在旗舰发布会上推出全新麒麟芯片。
从行业视角来看，这条技术路径的持续演进，将决定华为芯片未来能在多大程度上缩小与最先进制程的差距。国研新经济研究院创始院长朱克力在接受《经济参考报》采访时表示，首款采用逻辑折叠技术的高性能芯片发布，“最大价值在于完成从技术攻关到大规模商业跑通的闭环验证，证明依托体系创新、架构创新，走出后摩尔时代的差异化技术路线具备现实可行性”。
相关阅读：